Ax, Johannes: On-Chip-Netzwerk-Architekturen für eingebettete hierarchische Multiprozessoren. 2019
Inhalt
- Einleitung
- Stand der Technik von NoC-Architekturen
- Terminologie und grundlegende Eigenschaften von NoCs
- NoC-Architekturen in der Forschung
- Kommerzielle NoC-Architekturen
- Einordnung des CoreVA-MPSoCs in den Stand der Technik
- Grundlagen und Werkzeugkette des CoreVA-MPSoC
- Der VLIW-Prozessor CoreVA
- Das Cluster im CoreVA-MPSoC
- Hardware-Entwurfsablauf
- Synthese
- Platzieren und Verdrahten
- Simulation
- Analyse der Verlustleistung
- Hierarchischer Entwurfsablauf
- Software-Entwicklungsumgebung
- Bewertungsmaße von NoC-Architekturen
- Verbindungsstrukturen für NoC-Architekturen
- Router für eingebettete Multiprozessoren
- Topologien für eingebettete Multiprozessoren
- Stand der Technik
- Implementierung verschiedener Topologien im CoreVA-MPSoC
- Vergleich verschiedener Topologien im CoreVA-MPSoC
- GALS-Erweiterungen für eingebettete Multiprozessoren
- Bezug zum Stand der Technik
- Implementierung Mesochroner Router
- Implementierung Asynchroner Router
- Entwurfsraumexploration von GALS-Methoden
- Zusammenfassung
- Netzwerk-Schnittstellen für NoC-Architekturen
- Stand der Technik von Netzwerk-Schnittstellen
- Architektur einer Netzwerk-Schnittstelle für das CoreVA-MPSoC
- Entwurfsraumexploration von Netzwerk-Schnittstellen
- Zusammenfassung
- NoC-Architekturen auf Systemebene
- Stand der Technik von Speicherarchitekturen in MPSoCs
- Integration von CPU-Clustern und Speicherarchitekturen
- Entwurfsraumexploration auf Systemebene
- Abstrakte Modellierung des CoreVA-MPSoCs
- Das CoreVA-MPSoC als Plattform für Echtzeitanwendungen
- Zusammenfassung
- Prototypische Implementierungen des CoreVA-MPSoCs
- Zusammenfassung und Ausblick
- Abbildungsverzeichnis
- Tabellenverzeichnis
- Abkürzungsverzeichnis
- Referenzen
- Eigene Veröffentlichungen
- Betreute Arbeiten
- Anhang